Architektura Komputerów


Informatyka - studia - 
Akademia Morska w Szczecinie
http://www.informatyka.am.
szczecin.pl


Prof. zw. dr hab. inż. Evgeny Ochin
Wybrane problemy informatyki i sieci komputerowych
Architektura Komputerów

  • Pierwszy w Świecie mechaniczny komputer uniwersalny Charles'a Babbage'a, 1792-1871
  • Abstrakcyjna maszyna Post’a, 1936
  • Abstrakcyjna maszyna Turing’a, 1936
  • Pierwszy w Świecie elektro-mechaniczny komputer uniwersalny (Konrad Zuse): Z1 (1938), Z2 (1940), Z3 — 3-4 dodawania/s (1941), Z4 (1945)
  • Pierwszy w Świecie algorytmiczny język programowania Plankalkuel (od plan calculus, Konrad Zuse, 1945-46)
  • Koncepcja programu zapisywanego John'a von Neumann'a do komputera elektronicznego EDVAC
  • Pierwszy w Świecie komputer elektroniczny ENIAC-1 (John Presper Eckert i John W. Mauchly, University of Pennsylvania), 1946
  • Pierwsza seria produkcyjna komputera z zapisywaniem programem IBM 701 EDPM, 1952
Taksonomia Flynna

 

Liczba strumieni danych

1

N

Liczba strumieni instrukcji

1

SISD
Single Instruction stream
Single Data stream
(Np uniprocesor von Neumanna)

SIMD
Single Instruction stream
Multiple Data stream
(Np procesor wektorowy)

N

MISD
Multiple Instruction stream
Single Data stream
(Np wieloprocesor
von Neumanna:
przez kanał komunikacji
pomiędzy procesorami)

MIMD
Multiple Instruction stream
Multiple Data stream
(Np wieloprocesor
von Neumanna:
przez wzajemny dostęp
do hierarchii pamięci)

SISD



  

Taksonomia Flynna

УУ

Sprzęt Sterowania

ПР

Procesor

ПД

Pamięć danych

 
SISD (single instruction stream / single data stream) - одиночный поток команд и одиночный поток данных. К этому классу относятся, прежде всего, классические последовательные машины, или иначе, машины фон-неймановского типа, например, PDP-11 или VAX 11/780. В таких машинах есть только один поток команд, все команды обрабатываются последовательно друг за другом и каждая команда инициирует одну операцию с одним потоком данных. Не имеет значения тот факт, что для увеличения скорости обработки команд и скорости выполнения арифметических операций может применяться конвейерная обработка - как машина CDC 6600 со скалярными функциональными устройствами, так и CDC 7600 с конвейерными попадают в этот класс.
SIMD

SIMD (single instruction stream / multiple data stream) - одиночный поток команд и множественный поток данных. В архитектурах подобного рода сохраняется один поток команд, включающий, в отличие от предыдущего класса, векторные команды. Это позволяет выполнять одну арифметическую операцию сразу над многими данными - элементами вектора. Способ выполнения векторных операций не оговаривается, поэтому обработка элементов вектора может производится либо процессорной матрицей, как в ILLIAC IV, либо с помощью конвейера, как, например, в машине CRAY-1.
MISD


MISD (multiple instruction stream / single data stream) - множественный поток команд и одиночный поток данных. Определение подразумевает наличие в архитектуре многих процессоров, обрабатывающих один и тот же поток данных. Однако ни Флинн, ни другие специалисты в области архитектуры компьютеров до сих пор не смогли представить убедительный пример реально существующей вычислительной системы, построенной на данном принципе. Ряд исследователей [3,4,5] относят конвейерные машины к данному классу, однако это не нашло окончательного признания в научном сообществе. Будем считать, что пока данный класс пуст.
MIMD


MIMD (multiple instruction stream / multiple data stream) - множественный поток команд и множественный поток данных. Этот класс предполагает, что в вычислительной системе есть несколько устройств обработки команд, объединенных в единый комплекс и работающих каждое со своим потоком команд и данных.

Дополнения Ванга и Бриггса к классификации Флинна

К.Ванг и Ф.Бриггс [15] сделали некоторые дополнения к классификации Флинна. Оставляя четыре ранее введенных базовых класса (SISD, SIMD, MISD, MIMD), они внесли следующие изменения.

Класс SISD разбивается на два подкласса:

  • архитектуры с единственным функциональным устройством, например, PDP-11;
  • архитектуры, имеющие в своем составе несколько функциональных устройств - CDC 6600, CRAY-1, FPS AP-120B, CDC Cyber 205, FACOM VP-200.

В класс SIMD также вводится два подкласса:

  • архитектуры с пословно-последовательной обработкой информации - ILLIAC IV, PEPE, BSP;
  • архитектуры с разрядно-последовательной обработкой - STARAN, ICL DAP.

В классе MIMD авторы различают

  • вычислительные системы со слабой связью между процессорами, к которым они относят все системы с распределенной памятью, например, Cosmic Cube,
  • и вычислительные системы с сильной связью (системы с общей памятью), куда попадают такие компьютеры, как C.mmp, BBN Butterfly, CRAY Y-MP, Denelcor HEP.

Taksonomia Skillicorna, 1989


Taksonomia Skillicorna

DP - Data Processor

IP - Instruction Processor

DM - Data Memory

IM - Instruction Memory

 
 
Strzałki pionowe z prawej strony procesorów i hierarchii pamięci reprezentują żądania dostępów, a strzałki po prawej stronie – przepływ instrukcji i danych. Na kolejnych rysunkach podwójne strzałki zostaną zastąpione pojedynczymi, reprezentującymi kierunki przepływu danych i instrukcji, z pominięciem żądań dostępu.
Procesor instrukcji przesyła do hierarchii pamięci instrukcji żądanie pobrania instrukcji. W odpowiedzi otrzymuje instrukcje. instrukcje przesyłane są po zdekodowaniu do procesora danych, który wykonuje operacje na danych.
Procesor danych przesyła do hierarchii pamięci żądania operacji odczytu i zapisu. Dane pomiędzy procesorem danych i hierarchią pamięci danych przesyłane są w dwóch kierunkach (strzałka po prawej stronie). Procesor danych przesyła do procesora instrukcji informacje o stanie przetwarzania, umożliwiające procesorowi instrukcji decydowanie o dalszym przebiegu wykonania programu w zależności od wyników przetwarzania danych. 

Предлагается рассматривать архитектуру любого компьютера, как абстрактную структуру, состоящую из четырех компонент:

 

  • процессор команд (IP - Instruction Processor) - функциональное устройство, работающее, как интерпретатор команд; в системе, вообще говоря, может отсутствовать;
  • процессор данных (DP - Data Processor) - функциональное устройство, работающее как преобразователь данных, в соответствии с арифметическими операциями;
  • иерархия памяти (IM - Instruction Memory, DM - Data Memory) - запоминающее устройство, в котором хранятся данные и команды, пересылаемые между процессорами;
  • переключатель - абстрактное устройство, обеспечивающее связь между процессорами и памятью.

Функции процессора команд во многом схожи с функциями устройств управления последовательных машин и, согласно Д.Скилликорну, сводятся к следующим:

 

  • на основе своего состояния и полученной от DP информации IP определяет адрес команды, которая будет выполняться следующей;
  • осуществляет доступ к IM для выборки команды;
  • получает и декодирует выбранную команду;
  • сообщает DP команду, которую надо выполнить;
  • определяет адреса операндов и посылает их в DP;
  • получает от DP информацию о результате выполнения команды.

Функции процессора данных делают его , во многом, похожим на арифметическое устройство традиционных процессоров:

 

  • DP получает от IP команду, которую надо выполнить;
  • получает от IP адреса операндов;
  • выбирает операнды из DM;
  • выполняет команду;
  • запоминает результат в DM;
  • возвращает в IP информацию о состоянии после выполнения команды.

В терминах таким образом определенных основных частей компьютера структуру традиционной фон-неймановской архитектуры можно представить в следующем виде:



Это один из самых простых видов архитектуры, не содержащих переключателей. Для описания параллельных вычислительных систем автор зафиксировал четыре типа переключателей, без какой-либо явной связи с типом устройств, которые они соединяют:

     

  • 1-1 - переключатель такого типа связывает пару функциональных устройств;
  • n-n - переключатель связывает i-е устройство из одного множества устройств с i-м устройством из другого множества, т.е. фиксирует попарную связь;
  • 1-n - переключатель соединяет одно выделенное устройство со всеми функциональными устройствами из некоторого набора;
  • nxn - каждое функциональное устройство одного множества может быть связано с любым устройством другого множества, и наоборот.

Примеров подобных переключателей можно привести очень много. Так, все матричные процессоры имеют переключатель типа 1-n для связи единственного процессора команд со всеми процессорами данных. В компьютерах семейства Connection Machine каждый процессор данных имеет свою локальную память, следовательно, связь будет описываться как n-n. В тоже время, каждый процессор команд может связаться с любым другим процессором, поэтому данная связь будет описана как nxn.

Классификация Д.Скилликорна состоит из двух уровней. На первом уровне она проводится на основе восьми характеристик:

     

  1. количество процессоров команд (IP);
  2. число запоминающих устройств (модулей памяти) команд (IM);
  3. тип переключателя между IP и IM;
  4. количество процессоров данных (DP);
  5. число запоминающих устройств (модулей памяти) данных (DM);
  6. тип переключателя между DP и DM;
  7. тип переключателя между IP и DP;
  8. тип переключателя между DP и DP.

Рассмотрим упомянутый выше компьютер Connection Machine 2. В терминах данных характеристик его можно описать:

(1, 1, 1-1, n, n, n-n, 1-n, nxn),

а условное изображение архитектуры приведено на следующем рисунке:


Для сильно связанных мультипроцессоров (BBN Butterfly, C.mmp) ситуация иная. Такие системы состоят из множества процессоров, соединенных с модулями памяти с помощью динамического переключателя. Задержка при доступе любого процессора к любому модулю памяти примерно одинакова. Связь и синхронизация между процессорами осуществляется через общие (разделяемые) переменные. Описание таких машин в рамках данной классификации выглядит так:

(n, n, n-n, n, n, nxn, n-n, нет),

а саму архитектуру можно изобразить так, как на следующем рисунке:


Используя введенные характеристики и предполагая, что рассмотрение количественных характеристик можно ограничить только тремя возможными вариантами значений: 0, 1 и n (т.е. больше одного), можно получить 28 классов архитектур.

В классах 1-5 находятся компьютеры типа dataflow и reduction, не имеющие процессоров команд в обычном понимании этого слова. Класс 6 это классическая фон-неймановская последовательная машина. Все разновидности матричных процессоров содержатся в классах 7-10. Классы 11 и 12 отвечают компьютерам типа MISD классификации Флинна и на настоящий момент, по мнению автора, пусты. Классы с 13-го по 28-й занимают всесозможные варианты мультипроцессоров, причем в 13-20 классах находятся машины с достаточно привычной архитектурой, в то время, как архитектура классов 21-28 пока выглядит экзотично.

На втором уровне классификации Д.Скилликорн просто уточняет описание, сделанное на первом уровне, добавляя возможность конвейерной обработки в процессорах команд и данных.

В конце данного описания имеет смысл привести сформулированные автором три цели, которым должна служить хорошо построенная классификация:

     

  • облегчать понимание того, что достигнуто на сегодняшний день в области архитектур вычислительных систем, и какие архитектуры имеют лучшие перспективы в будущем;
  • подсказывать новые пути организации архитектур - речь идет о тех классах, которые в настоящее время по разным причинам пусты;
  • показывать, за счет каких структурных особенностей достигается увеличение производительности различных вычислительных систем; с этой точки зрения, классификация может служить моделью для анализа производительности.

  • FORTRAN (IBM, John W. Backus, 1954)
  • Algol-58 (1958)
  • Pierwszy komputer na tranzystorach, CDC 1604 (Seymour Cray, 1958)
  • Basic (Beginner's All-purpose Symbolic Instruction Code, 1964)
  • Pierwsza LAN (Lawrence Livermore Labs, 1964)
  • Prawo o podwojeniu złożoności układów cyfrowych co 18 miesiące (Gordon Moore, 1964)
  • Korporacja INTEL (INTegrated ELectronics, 1968, Założycieli INTEL — Robert Noyce i Gordon Moore zostawili Fairchild Semiconductors)
  • Korporacja AMD (Advanced Micro Devices Incorporated, 1969, Założycieli AMD — Jerry Sanders oraz siedem innych zawodowców zostawili Fairchild Semiconductors)
  • Systemy Autowon i Autodyne — przeciwobraz Internetu (1966-1969)
  • Pod egidą ARPA (Agencja badań projektów perspektywicznych Departament Obrony USA, 1957) zacięło się opracowanie i wdrażanie globalnej wojskowej sieci komputerowej ARPAnet, łączącej laboratoria badawcze na terenie Stanów Zjednoczonych (1969)
  • Język Java, SUN Microsystems (1995)
  • «The Anatomy of a Large-Scale Hypertextual Web Search Engine», Sergey Brin i Larry Page opisali główne idei nowej metody poszukiwania informacji w Internecie (1996)
  • Google.com, 14 września 1997
  • «400 najbogatszych amerykańców», Forbes, (20.09.2007), Sergey Brin — №5, $18,5 mld, 34 lata, Larry Page — №5, $18,5 mld, 34 lata, Eric Schmidt — №48, $ 6.5 mld, 52 lata

 

Literature

  1. Flynn M. Very high-speed computing system // Proc. IEEE. 1966. N 54. P.1901-1909.
  2. Flynn M. Some Computer Organisations and Their Effectiveness // IEEE Trans. Computers. 1972. V.21. N 9. P.948-960
  3. Higbie L. C. Supercomputer architecture // Computer. 1973. V.6. N 12. P.48-56.
  4. Handler W. On classification schemes for computer systems in the post Von Neumann era // Lecture Notes in Computer Science. 1975.
  5. Thurber K. J. Large Scale Computer Architecture / Hayden Book Company, Rochelle Park, New Jersey, 1976.
  6. Skillicorn D. A Taxonomy for Computer Architectures // Computer. 1988. V.21. N 11. P.46-57.
  7. Dasgupta S. A Hierarchical Taxonomic System for Computer // 1990. V.23. N 3. P.64-74.
  8. Feng T. Some Characteristics of Assotiative Parallel Processing // Proc. 1972 Sagamore Computing Conf. 1972. P.5-16.
  9. Shore J.E. Second Thoughts on Parallel Processing // Comput. Elect. Eng. N 1. P.95-109.
  10. Хокни Р., Джессхоуп К. Параллельные ЭВМ. Архитектура, программирование и алгоритмы. М.: Радио и связь. 1986. 392 С.
  11. Handler W. The Impact Classification Schemes on Computer Architecture // Proc. Int'l Conf. on Parallel Processing. 1977. P.7-15.
  12. Giloi W. K. Towards a Taxonomy of Computer Architecture Based on the Machine Data Type View // Proc. of 10th Ann. Int'l Symp. Computer Architecture. 1983. P.6-17.
  13. Hockney R. Parallel Computers: Architecture and Performance // Proc. of Int. Conf. Parallel Computing'85. 1986. P.33-69.
  14. Hockney R. Classification and Evaluation of ParallelComputer Systems // Lecture Notes in Computer Science. 1987. N 295. P.13-25.
  15. Hwang K., Briggs F.A. Computer Architecture and Parallel Processing. 1984. P.32-40.
  16. Snyder L. A Taxonomy of Synchronous Parallel Machines. University Park. Penn. 1988. P.281-289.
  17. Johnson E. E.Completing an MIMD Multiprocessor Taxonomy // Computer Architecture News. 1988. V. 16. N 2. P.44-48.
  18. Basu A. Parallel Processing Systems: a Nomenclature based on their Characteristics // Proc. IEE(UK). N 134. 1987. P.143-147.
  19. Krishnamurthy E.V. Parallel Processing Principles and Practice. Addison-Wesley Pub. Company. 1989. P.208-246.
  20. Duncan R. A survey of parallel computer architectures // Computer. V.23. N 2. 1990. P.5-16.
  21. Algorithms and Applications on Vector and Parallel Computers. Ed. by H.J.Te Ricle, Fh.I.Dekker and H.A.Van der Vorst. Elsevier Science Publishers B.V. 1987. P.1-20.
  22. Dasgupta S. Computer Architecture: A Modern Synthesis. V.2: Advanced Topics. 1989.
  23. Handler W. Standarts, Classification and Taxonomy: Experiences with ECS // Workshop on Taxonomy in Computer Architecture. 1981. P.39-75.
  24. Hockney R., Jesshope K. Parallel Computers 2: Architecture, Programming and Algorithms. Philadelphia, Hilger. 1988.
  25. Jouppi N.P. Superscalar vs. Superpipelined Machines // Computer Architecture News. V.16. N 2. P.71-81.
  26. Kavi K., Gragon H. A Conceptual Framework for the Description and Classification of Computer Architecture // Proc. IEEE Int'l Workshop Computer Systems Organization. 1983. N 464. P.10-19.
  27. Kung H.T. Why Systolic architectures? // IEEE Computer. 1982. N 15. P.37-46.
  28. Reddi S.S., Ferstel E.A. A Conceptual Framework for Computer Architecture // Computing Surveys. 1976. V.8. N 2. P.277-300.
  29. Schwartz J. A Taxonomic Table of Parallel Computers, Based on 55 Designs. Courant Institute, NYU, New York. 1983.
  30. Schwartz J. Ultracomputers // ACM Trans. Prog. Lang. and Syst. 1980. N 2. P.484-521.
  31. Siewiorek D., Bell C.G., Newell A. Principles of Computer Structure. McGraw-Hill. 1980.
  32. Бэбб Р., Мак-Гроу Дж. и др. Программирование на параллельных вычислительных системах. М.: Мир. 1991. 376 С.
  33. Головкин Б.А. Параллельные вычислительные системы. М.: Наука. 1980. 520 С.
  34. Высокоскоростные вычисления. Архитектура, производительность, прикладные алгоритмы и программы Супер ЭВМ /Под ред. Ковалика Я.- М.: Радио и связь. 1988. 432 С.
  35. Валях Е. Последовательно-параллельные вычисления. М.: Мир. 1985. 456 С.
  36. Супер ЭВМ. Аппаратная и программная организация. /Под ред. Фернбаха C.- М.: Радио и связь. 1991. 320 С.
  37. Труды института инженеров по электротехнике и радиоэлектронике т. 77. N 12. 1989.
___!!!___Time is Money___!!!___ Where to enclose the Time if the Money while is not present...
 
Główny problem Informatyki
 
Główny problem Informatyki
"Jak w tym wszystkim nie zaplątać się",
obecne nie został rozwiązany.

Edsger W. Dijkstra

19.XI.2000
Telefony dual mode VoWLAN/GSM
 
Telefony dual mode VoWLAN/GSM

Janusz Chustecki data 09.05.2008, um 13:01:13 Uhr
Cisco i Nokia zapowiedziały w Barcelonie na kongresie 3GSM World Congress nowe telefony dual-mode, które współpracują zarówno z sieciową infrastrukturą VoIP firmy Cisco, jak i z publiczną siecią komórkową GSM.
Telefony Nokia E61i i E65 zawierają układy radiowe GSM oraz 802.11g. Producent dołącza do telefonów oprogramowanie sprawdzające automatycznie, które połączenie należy wybrać. Jeśli sygnał Wi-Fi jest wystarczająco silny, rozmowa jest prowadzona przez punkt dostępowy. Jeśli tak nie jest, rozmowa jest obsługiwana przez stację bazową telefonii komórkowej GSM.

Nokia E61i
Telefonom towarzyszy też oprogramowanie, które pozwala integrować je z firmowymi (Cisco) centralkami telefonicznymi CallManager (IP PBX).

 
Today, there have been 22 odwiedzający (28 wejścia) on this page!
This website was created for free with Own-Free-Website.com. Would you also like to have your own website?
Sign up for free